(資料圖)

DDR3是一種計(jì)算機(jī)內(nèi)存規(guī)格。它屬于SDRAM系列內(nèi)存產(chǎn)品，與DDR2 SDRAM相比，可提供更高的運(yùn)行效率和更低的電壓。

DDR3技術(shù)簡介

為了更省電，傳輸效率更快，DDR3 SDRAM采用SSTL 15的I/O接口，工作I/O電壓為1.5V，采用CSP和FBGA封裝。除了延續(xù)DDR2 SDRAM的ODT、OCD、Posted CAS和AL控制方式外，還增加了更復(fù)雜的CWD、復(fù)位、ZQ、SRT和RASR功能。

DDR3存儲(chǔ)器的技術(shù)改進(jìn)

邏輯存儲(chǔ)體數(shù)量：DDR2 SDRAM有4個(gè)存儲(chǔ)體和8個(gè)存儲(chǔ)體，是為了滿足未來大容量芯片的需求。DDR3很可能是從2Gb的容量起步，所以初期的邏輯庫是8個(gè)，也為未來的16個(gè)邏輯庫做好了準(zhǔn)備。

封裝：DDR3有一些新特性，所以管腳會(huì)增加。8位芯片采用78引腳FBGA封裝，16位芯片采用96引腳FBGA封裝，DDR2采用60/68/84引腳FBGA封裝。

突發(fā)長度：因?yàn)镈DR3的預(yù)取是8 ^ 8位，所以突發(fā)長度(BL)也固定為8。對(duì)于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的。DDR3增加了4位突發(fā)斬波模式，即BL=8由BL=4讀操作和BL=4寫操作合成。

尋址時(shí)序：DDR3的延遲在5-11之間，附加延遲(al)的設(shè)計(jì)也有所改變。

降低功耗：DDR3在高帶寬的同時(shí)，可以降低功耗，核心工作電壓從1.8V降低到1.5V，相關(guān)數(shù)據(jù)預(yù)測DDR3將比目前的DDR2節(jié)省30%的功耗。

本文到此結(jié)束，希望對(duì)大家有所幫助。

標(biāo)簽：